Java Verilog Parser

[Hrach_Techie]

интересует Verilog grammar
что то наподобие http://pyparsing.wikispaces.com/WhosUsingPyparsing
но это сделан с помощью pyparsing Python module
у кого что интереснее есть или знает где искать
нужен для digital cirucit simulator-а

[AvDav]

ne google-lil? esli na jave ne naidetsya, na C++ ix navernyaka kucha... mojesh perevesti na javu sam, ili swigom (swig.org).

[knightmare]

de bekus-nauri formen ka, mnac grel@

[Hrach_Techie]

merci zhoxovurd
antlr parser generator ov erevi anem mech lik@ petkakan baner uni
xotja iranc verilog grammar@ mec netlist neri hamar dzhvar karanam ogtagorcem

[AvDav]

a v gotovix productax Synopsys-a ili XILINX takix parserov netu? mojno tam poshupat

[Hrach_Techie]

jest spice-i synopsys ovskije eldo verilog simulatori i procheje no mne snachala na urovne prostejshix gate-ov nada *deadline 20 oct* - xochu chto porposhe event driven sdelat zapixnut vsjo v queue of gates i pri value change e algorithmom proverjajet kakoi iz gate ov imejet podxodjashije znachenija nu i potom uzhe simulirovat ..